Lab 10: Control Unit

A unidade de controle é o periférico da CPU responsável por decodificar uma instrução (linguagem de máquina) e realizar as modificações necessárias no HW (mux, load, ULA, registradores, PC) a fim de executar tal operação.

O control unit controla todos os componentes internos da nossa CPU, é ele que por exemplo seleciona como vai estar os sinais do seletor dos mux (muxALUI/I/muxAM/D, qual operação a ULA irá executar (zr.nx.zy.ny.f.no), onde o dado será salvo (loadD, loadA, writeM, loadPC) e se é para executar uma operação de salto (loadPC).

A figura a baixo ilustra tudo que o control unit controla.

ControlUnit

Vamos implementar partes da unidade de controle.

loadD (exemplo)

O sinal loadD indica quando o registrador D deve armazenar um novo sinal. Para isso, devemos verificar se a instrução em questão que está sendo decodificada pelo 'controlUnit' é do tipo comando (C), essa verificação é feita pelo bit mais significativo da instrução (bit17).

Uma vez que detectado uma instrução do tipo C, devemos verificar se o comando que ela representa carrega a operação de salvar em %D, verificamos isso pelo bit d1, que indica se irá ou não ocorrer um carregamento em %D.

Com esses dados conseguimos criar a tabela verdade a seguir e extrair a equação que rege esse sinal.

Podendo ser traduzido para o código em VHDL (via soma dos produtos):

  loadD <= instruction(17) and instruction(4);

Nesse lab iremos fazer parte do ControlUnit, ele não deve passar em todos os testes.

loadM

Vamos agora implementar o sinal loadM, esse sinal é o que controla se irá ocorrer uma operação de escrita na memória RAM.

loadA

Agora implemente o loadA, esse sinal que controla o load do registrador A.

muxALUI_A

Esse sinal (muxALUI_A) controla o mux que seleciona qual o sinal que entra no registrador %A, a entrada 0 do mux é o sinal que sai da ULA e o sinal 1 do mux são os bits [15..0] da instrução.

zx

Agora faça o sinal zx que controla o zerador do sinal x da ULA.

Memory IO

O componente memory IO é a 'memória' do nosso computador. Interno nesse módulo possuímos além da memória RAM, outros componentes tais como: tela, chave, leds. Lembrando que para a CPU, não existe separação entre o que é memória e o que é periférico.

Os periféricos internos do memoryIO são:

• Tela (screen.vhd)
  • responsável por controlar o LCD
• RAM (ram16k.vhd)
  • memória RAM de 16k endereços
• SW
  • chaves da FPGA
• LED
  • LEDs da FPGA

screen e ram16k possuem a interface detalhada a seguir:

O componente memoryIO possui a seguinte entidade:

Estudando!

1. Pense e discuta com seus colegas o memoryIO.

2. Dos sinais de entrada do memoryIO qual define qual periférico (RAM/LCD/SW/LED) será acessado pela CPU? Explique.

1. Qual sinal informa o memoryIO que a CPU está realizando uma escrita?

1. Quais são suas entradas e saídas do LCD que o memoryIO controla? (tudo tirando o que começa com LCD_)

  DISPLAY: Screen  port map (
         RST          => RST,
         CLK_FAST     => CLK_FAST,
         CLK_SLOW     => CLK_SLOW,

         INPUT        => INPUT,
         LOAD         => LOAD_DISPLAY,
         ADDRESS      => ADDRESS(13 downto 0),
         LCD_INIT_OK  => LCD_INIT_OK,

         LCD_CS_N     => LCD_CS_N ,
         LCD_D        => LCD_D,
         LCD_RD_N     => LCD_RD_N,
         LCD_RESET_N  => LCD_RESET_N,
         LCD_RS       => LCD_RS,
         LCD_WR_N     => LCD_WR_N
);

1. Como funciona o LED?

1. Faça um esboço (diagrama) de como o memoryIO implementará a saída LED

         |                                                          |
   LOAD  --->                                                       |
   ADDRESS ->                                                       |
   INPUT --->                                                       |
         |                                                          ---> LED
         |                                                          |
         |                                                          |
         |                                                          |
         |                                                          |

Pinos do memoryIO:

• LOAD: indica escrita
• ADDRESS(16 downto 0): endereço da escrita
• INPUT(16 downto 0): dado a ser escrito
• LED(9 downto 0): Valor dos LEDs da FPGA

CPU

Proponha uma modificação na CPU do nosso Z01.1 que:

1. Adiciona mais um registrador (%S) (onde é melhor?)
2. Você teria que modificar a linguagem de máquina do nosso HW. Proponha uma solução.
3. Possibilita %D endereçar a memória
   • movw %A, (%D)
4. Possibilite fazer carregamento efetivo em %D
   • leaw $5, %D

Para cada modificação faça o desenho da nova CPU.

Extras

nop

Como o controlUnit controla a CPU para realizar a operação de NOP?

movw %D, %A e jg %D ao mesmo tempo

Nossa CPU suportaria executar simultaneamente a instrução movw %D, %A e ao mesmo tempo a instrução jg %D?

loadPC

Quais sinais o influenciam?