Elementos de Sistemas
Home
Informações Gerais
Sobre Criterios de Avaliacao
Sobre Rubricas
Resumo Aulas
Avaliacoes Informacoes
Projetos
A Algebra CIs
B LogiComb
C ula
D LogSeq
E CPU
F Assembly
G Assembler
H VM
X MR
Labs
Lab1 A Transistores CI
Lab 2: Github
Lab2.1 Ambiente
Lab2.2 Ambiente
Lab3 LogiComb FPGA
Lab4 LogiComb
Lab5 Adder
Lab6 Waves
Lab7 ULA
Lab8 Seq
Lab9 PequenaCPU
Lab10 CPU
Lab11 Assembly
Lab12 Assembly
Lab13 Assembly
Lab14 Assembly
Lab15 Assembly FPGA
Lab 16: Assembler
Lab16.1 Assembler
Lab16.2 Assembler
Lab16.3 Assembler
Lab16.4 Assembler
Lab16.5 Assembler
Lab16.6 Assembler
Lab17 VM
Teoria
Teoria Dados
Teoria Aritmetica Binaria
Teoria Algebra Booleana
Teoria CMOS
Teoria RTL
Teoria Componentes
Teoria Aritmetica Binaria HW
Teoria ULA
Teoria Logica Sequencial
Teoria Sequencial Componentes
Teoria Z01
Teoria Assembly
Teoria Z01 mapadeMemoria
Teoria nasm jump
Teoria Linguagem de Maquina
Teoria Assembler
Teoria Assembler SymbolTable
Teoria vm
Teoria vm segmentos
Teoria vm jump
Teoria vm funcoes
Teoria vm memoria
VMtranslator memoria
Vídeo Aulas (Luciano)
VHDL
VHDL basico
VHDL Combinacional
VHDL port map
VHDL Sequencial
VHDL RTL
VHDL exemplos
Z01
Resumo Assembly
Z01.1 Cheat Sheet
Instruction Set
Assembly Online Simualtor
Resumo VM
VM Online Simualtor
Estudo
Dados Digitais - 1
Dados Digitais - 1 - pdf
Dados Digitais - 1 - respostas
Exercicio Dados 2
Dados Digitais - 2 - respostas
Exercicio Algebra Booleana 1
Exercicio Algebra Booleana 2
Handout Aritmetica Booleana
Handout Aritmetica Booleana - Resolução
Lógica Sequencial
Lógica Sequencial - resolução
Linguagem de Máquina
Linguagem de Máquina - respostas
Exercicio CPU 1
Exercicio CPU 2
Útil
Util Comecando novo projeto
Util vixi sou scrum
História
Historia linux
Z01
