• Informações Gerais

Resumo Aulas

Resumo e planejamento das aulas.

Aula 18/10

Estudo prévio
ASM - Mapa de memória
  1. Revisão/ Dúvidas/ Expositiva (1h00):

  2. Laboratório (1h00)

Aula 16/10

Teoria
Linguagem de máquina
ASM - Assembly
Resumo - Assembly
  1. Expositiva/ Dúvidas (1h00):

  2. Laboratório (1h00)

Aula 11/10

Teoria
CPU
Linguagem de máquina
Instruction Set
  1. Expositiva/ Dúvidas (1h00)

  2. Desenvolvimento APS-E

Aula 09/10

Estudo prévio
Linguagem de máquina
Instruction Set
  1. Expositiva/ Dúvidas (1h00)

  2. Laboratório (1h00)

Aula 27/09 - AI

Aula 25/09

Finalização da APS-D.

  1. Expositiva/ Dúvidas (0h30)
  2. APS-D (1h30)

Aula 20/09

Projeto D-Lógica Sequencial.

Estudo prévio
Componentes síncronos
  1. Expositiva/ Dúvidas (1h00):

  2. Aula estúdio (1h00)

Aula 18/09

Começo do projeto D-Lógica Sequencial.

Estudo prévio
Lógica Sequencial
  1. Expositiva/Dúvidas (0h30)

  2. Laboratórios (0h30)

  3. Aula estúdio (1h00)

Aula 17/09

Finalização da APS-C.

  1. Expositiva/ Dúvidas (0h30)
  2. APS-C (1h30)

Aula 13/09

Projeto C-ULA. Detalhes da ULA da CPU do Z01.1.

Estudo prévio
Aritmética Binária
Aritmética Binária - HW
ULA
  1. Expositiva/ Dúvidas (0h30):

  2. Handout (0h30):

  3. Laboratórios (1h00)

Aula 11/09

Começo do projeto C-ULA.

Estudo prévio
Aritmética Binária
Aritmética Binária - HW
  1. Expositiva/ Dúvidas (0h30)
  2. Aula estúdio (1h00)
  3. Laboratório (0h30)

Aula 30/08

Finalização da APS-B.

  1. Expositiva/ Dúvidas (0h30)
  2. APS-B (1h30)

Aula 28/08

Projeto B - Lógica Combinacional

Estudo prévio
https://insper.github.io/Z01.1/commum-content/teoria/Teoria-Componentes/
https://insper.github.io/Z01.1/VHDL/VHDL-basico/
https://insper.github.io/Z01.1/VHDL/VHDL-Combinacional/
  1. Expositiva/ Dúvidas (0h30)

  2. Laboratórios (1h30)

Aula 27/08

Preparação para projeto B - Lógica Combinacional, começo do uso de VHDL.

Estudo prévio
https://insper.github.io/Z01.1/commum-content/teoria/Teoria-Componentes/
https://insper.github.io/Z01.1/VHDL/VHDL-basico/
https://insper.github.io/Z01.1/VHDL/VHDL-Combinacional/
  1. Expositiva/ Dúvidas (0h30)

  2. Laboratórios (1h30)

Aula 23/08

Primeira Avaliação Individual - Av1

Aula 21/08

Trabalhar com transistores e circuitos integrados.

Estudo prévio
Teoria RTL
Teoria CMOS
  1. Expositiva/ Dúvidas (0h40):

  2. Laboratório (0h40):

  3. APS-A (0h40):

    • Montagem dos circuitos

Aula 16/08

Estudar lógica booleana e praticar

Estudo prévio
Teoria Álgebra Booleana
  1. Expositiva/ Dúvidas (40 min)

  2. Handout/ Exercício (1h00):

  3. APS-A - Início (0h20):

    • Minimização das funções lógicas

Aula 14/08

Aritmética Binária/Lógica booleana

Estudo prévio
Aritmética Binária
  1. Expositiva/ Dúvidas (0h40)

  2. Handout/ Exercício (1h00):

  3. APS-A - Início (0h20):

    • Obtenção das funções lógicas

Aula 09/08

Dúvidas sobre dados digitais.

Estudo prévio
Dados digitais
  1. Expositiva/ Dúvidas (0h40):

  2. Handout/ Exercício (1h20):

Aula 07/08

Aula de apresentação da matéria; visão geral do que vai ser feito.

  1. Slides (1h00):

  2. Handout/ Estudo/ Exercício (1h00):

    • Mural